Verification Methodology Manual for SystemVerilog

Offre agli utenti la prima guida alle risorse che combina sia la metodologia che le basi di SystemVerilog. Affronta come tutti questi elementi si integrano e come dovrebbero essere utilizzati per verificare rapidamente e in modo approfondito chip complessi. Unica nella sua ampia copertura di SystemVerilog, verifica funzionale avanzata e nella combinazione dei due.