The Designer's Guide to Verilog-AMS

Il Verilog Hardware Description Language (Verilog-HDL) è stato a lungo il linguaggio più popolare per descrivere hardware digitale complesso. Ha iniziato la sua vita come un linguaggio proprietario, ma è stato donato da Cadence Design Systems alla comunità dei progettisti per servire come base di uno standard aperto. Questo standard è stato formalizzato nel 1995 dall'IEEE nello standard 1364-1995. Circa nello stesso periodo si è formato un gruppo chiamato Analog Verilog International con l'intento di proporre estensioni a Verilog per supportare la simulazione analogica e a segnale misto. I primi frutti del lavoro di quel gruppo divennero disponibili nel 1996 quando fu rilasciata la definizione del linguaggio Verilog-A. Verilog-A non è stato pensato per lavorare direttamente con Verilog-HDL. Piuttosto era un linguaggio con una sintassi simile e una semantica correlata che era destinato a modellare sistemi analogici e ad essere compatibile con motori di simulazione di circuiti di classe SPICE. La prima im.