Test Vector Reordering Method for Low Power Testing

Il libro "Test Vector Reordering Method for Low Power Testing" offre un'analisi approfondita degli algoritmi per la riorganizzazione dei vettori di test, al fine di minimizzare il consumo energetico durante la fase di test dei circuiti VLSI. Nella pratica attuale di design e test, la riduzione del consumo energetico durante il testing è fondamentale, poiché i vettori di test generati dai generatori automatici di pattern di test sono statisticamente indipendenti e quindi portano a un aumento del consumo energetico. Il libro descrive lo sviluppo di un algoritmo di riorganizzazione basato sulla teoria dei grafi e su concetti euristici per trovare soluzioni subottimali. Vengono considerate cinque metriche funzionali per riorganizzare efficacemente i vettori di test. Inoltre, viene presentato un metodo per la sostituzione degli stati "Don't Care" per ridurre ulteriormente le transizioni nel set di test. L'implementazione e la simulazione di questi metodi su circuiti benchmark ISCAS85 mostrano miglioramenti significativi in termini di transizioni e consumo energetico medio.