Synthesizable VHDL Design for FPGAs

Il libro "Synthesizable VHDL Design for FPGAs" offre un'introduzione completa alla metodologia del design VHDL sintetizzabile, sviluppata specificamente per piattaforme basate su FPGA. Si basa su anni di esperienza nella ricerca e si concentra sugli aspetti della sintassi VHDL adatti per la sintesi. Mentre molti libri di VHDL trattano sia aspetti di sintesi che di simulazione, quest'opera si focalizza esclusivamente sulle caratteristiche accettate dagli strumenti di sintesi. I contenuti sono chiaramente strutturati e consentono ai lettori di acquisire gradualmente e in modo conciso le conoscenze necessarie per sviluppare sistemi digitali in VHDL. Gli esempi forniti sono mirati a una piattaforma FPGA ampiamente diffusa a livello mondiale, supportando così l'applicabilità pratica di quanto appreso.