Name: SystemVerilog for Verification
Price: 115 CHF
Availability: InStock
ISBN: 9781461407140

productDetailPageQuery

Zürich

Lausanne

Wohlen

Basel

Kriens

Winterthur

Bern

Dietikon

St. Gallen

Genf

Springer

Das Fachbuch "SystemVerilog for Verification: A Guide to Learning the Testbench Language Features" in der dritten Auflage bietet eine umfassende Einführung in die Verifikationsmerkmale der SystemVerilog-Sprache. Die Autoren Chris Spear und Greg Tumbush vermitteln die Konzepte und grundlegenden Grundlagen durch zahlreiche Beispiele, die sowohl für erfahrene Verifikationsingenieure als auch für Studierende geeignet sind. Die neue Auflage enthält aktualisierte Abschnitte zu statischen Variablen, Druckspezifizierern und DPI gemäss dem IEEE-Sprachstandard von 2009. Zudem werden UVM-Funktionen wie Fabriken, das Testregister und die Konfigurationsdatenbank beschrieben. Am Ende jedes Kapitels finden sich Übungen, die das Verständnis der Lernenden vertiefen. Die zahlreichen getesteten Codebeispiele auf den gängigen SystemVerilog-Simulatoren machen dieses Buch zu einem wertvollen Lernwerkzeug für Studierende und Fachleute im Bereich Technik und IT.

Produktbild SystemVerilog for Verification (Englisch, Hardcover, Chris Spear, Greg Tumbush)

Das Wichtigste auf einen Blick

Thema

Unterthema

Sprache

Autor

Jahr

Anzahl Seiten

Bucheinband

SystemVerilog for Verification

Fachbücher

30 Tage Rückgaberecht - ungeöffnet

Allgemeine Informationen

Buch Eigenschaften

Freiwilliger Klimabeitrag

Produktdimensionen

Suche

Einstellungen

Kundenkonto

Vergleichslisten

Merklisten

Warenkorb

SystemVerilog for Verification

Bucheinband2

Im Detail

Produkte vergleichen

Passend dazu

SystemVerilog for Verification

Bucheinband2

Ähnliche Produkte mit besserer Verfügbarkeit

Im Detail

Beschreibung

Spezifikationen

Preisentwicklung

Garantie- & Rückgabequoten

Fragen zum Produkt0

Produktbewertungen0

Produkte vergleichen

Verkaufsrang in Fachbücher

Passend dazu

Oft zusammen gekauft