Synthesizable VHDL Design for FPGAs

Le livre "Synthesizable VHDL Design for FPGAs" offre une introduction complète à la méthodologie de conception VHDL synthétisable, spécialement développée pour les plateformes basées sur FPGA. Il repose sur des années d'expérience en recherche et se concentre sur les aspects de la syntaxe VHDL qui sont adaptés à la synthèse. Alors que de nombreux livres sur le VHDL traitent à la fois des aspects de synthèse et de simulation, cet ouvrage se concentre exclusivement sur les caractéristiques acceptées par les outils de synthèse. Les contenus sont clairement structurés, permettant aux lecteurs d'acquérir progressivement et de manière concise les connaissances nécessaires pour développer des systèmes numériques en VHDL. Les exemples fournis sont spécifiquement orientés vers une plateforme FPGA largement répandue, ce qui soutient l'applicabilité pratique des connaissances acquises.