Synthesizable VHDL Design for FPGAs

Das Buch "Synthesizable VHDL Design for FPGAs" bietet eine umfassende Einführung in die Methodik des synthesizable VHDL-Designs, das speziell für FPGA-basierte Plattformen entwickelt wurde. Es basiert auf jahrelanger Forschungserfahrung und konzentriert sich auf die Aspekte der VHDL-Syntax, die für die Synthese geeignet sind. Während viele VHDL-Bücher sowohl Synthese- als auch Simulationsaspekte behandeln, legt dieses Werk den Fokus ausschliesslich auf die Merkmale, die von Synthesetools akzeptiert werden. Die Inhalte sind klar strukturiert und ermöglichen es den Lesenden, schrittweise und prägnant die notwendigen Kenntnisse zu erwerben, um digitale Systeme in VHDL zu entwickeln. Die bereitgestellten Beispiele sind gezielt auf eine weltweit verbreitete FPGA-Plattform ausgerichtet, was die praktische Anwendbarkeit des Gelernten unterstützt.