Design-for-Test and Test Optimization Techniques for TSV-based 3D Stacked ICs

Das Buch "Design-for-Test and Test Optimization Techniques for TSV-based 3D Stacked ICs" bietet eine umfassende Analyse innovativer Techniken zur Bewältigung der Testanforderungen von 3D gestapelten integrierten Schaltungen (ICs), die Durchkontaktierungen durch Silizium (TSVs) als vertikale Verbindungen nutzen. Die Autoren, Krishnendu Chakrabarty und Brandon Noia, beleuchten die wesentlichen Herausforderungen, die mit dem Testen von 3D-ICs verbunden sind, und präsentieren Ergebnisse aus fortschrittlicher Forschung in diesem Bereich. Die Themen reichen von Die-Level-Wrappers und Selbsttestschaltungen bis hin zu Testarchitekturdesign, Testplanung und Optimierung. Dieses Fachbuch richtet sich an Fachleute und Forscher, die ein vertieftes Verständnis für die Testtechnologielösungen benötigen, die erforderlich sind, um 3D-ICs sowohl realisierbar als auch kommerziell rentabel zu machen.