isSSR

offer

olderThan3MonthTimestamp

path

sectorId

shopArea

slug

tagIds

productDetailPageQuery

productBySlug

alternateLinks

dutchAuctionBannerLazy

alternateLinksByPath

currentAuctionEvent

Zürich

Lausanne

Basel

Kriens

Winterthur

Bern

Dietikon

Genf

Wohlen

St. Gallen

Lap Lambert Academic

Das Buch "Design and Implementation of Floating Point Vedic Multiplier in VHDL" bietet eine umfassende Analyse und Entwicklung eines optimierten Vedic-Multiplikators in VHDL, der speziell für Anwendungen in der Signalverarbeitung konzipiert ist. Multiplikation spielt eine zentrale Rolle in vielen Signalverarbeitungsanwendungen, darunter FIR-Filter, IIR-Filter und verschiedene Transformationen wie FFT und DCT. In diesem Fachbuch wird der Fokus auf die Gestaltung eines Hochgeschwindigkeitsmultiplikators gelegt, der sowohl eine geringe Flächenbeanspruchung als auch einen niedrigen Energieverbrauch aufweist. Der Vedic-Multiplikator wird in einem einzelnen Präzisionsformat für Fliesskommazahlen implementiert, was die Genauigkeit und den Bereich der Multiplikationskoeffizienten verbessert. Darüber hinaus werden die Leistung und Effizienz des Vedic-Multiplikators mit anderen Multiplikatortypen verglichen, um die Vorteile in Bezug auf Verzögerung und Flächenverbrauch zu verdeutlichen.

Produktbild Design and Implementation of Floating Point Vedic Multiplier in VHDL (Deutsch, Kishor Upla, Prashant Howal, 2018)

Suche

Design and Implementation of Floating Point Vedic Multiplier in VHDL

Produktinformationen

Produkte vergleichen

Passend dazu

Bewertungen & Meinungen

Design and Implementation of Floating Point Vedic Multiplier in VHDL

Produktinformationen

Beschreibung

Spezifikationen

Preisentwicklung

Produkte vergleichen

Ähnliche Produkte

Verkaufsrang in Fachbücher

Passend dazu

Oft zusammen gekauft

Bewertungen & Meinungen

Garantie- & Rückgabequoten

Fragen zum Produkt

Produktbewertungen